江苏快3专家计划

如何设计FPGA有符号数、无符号数难题呢?

在设计中,所有的算数运算符都是按照无符号数进行的。如果要完成有符号数计算,对于加、减操作通过补码处理即可用无符号加法完成。对于乘法操作,无符号数直接采用“*”运算符,有符号数运算可通过定义输出为 signed 来处理。

 通过“*”运算符完成有符号数的乘法运算。

module ceshi (out, clk, a, b); 

output [15:0] out; 

input clk; 


//通过 signed 关键字定义输入端口的数据类型为有符号数 

 input signed [7:0] a; 

 input signed [7:0] b; 


//通过 signed 关键字定义寄存器的数据类型为有符号数 

 reg signed [7:0] a_reg; 

reg signed [7:0] b_reg; 

reg signed [15:0] out; 


wire signed [15:0] mult_out;

//调用*运算符完成有符号数乘法 

assign mult_out = a_reg * b_reg; 


always@(posedge clk) 

begin 

a_reg <= a; 

江苏快3专家计划b_reg <= b; 

out <= mult_out; 

end 


 endmodule 


上述程序在 ISE 中的综合结果如下图所示,从其 RTL 结构图可以看到乘法器标注为“signed” ,为有符号数乘法器。

如何设计FPGA有符号数、无符号数难题呢?

仿真结果图 

如何设计FPGA有符号数、无符号数难题呢?

二进制显示的结果

如何设计FPGA有符号数、无符号数难题呢?

图片加载中...

在线留言

◎欢迎您的留言,您也可以通过以下方式联系我们:

江苏快3专家计划◎客户服务热线:021-51095123

江苏快3专家计划◎邮箱:xin021@126。com

展开
广西快3计划 广西快3 上海快3开奖 澳洲幸运10杀码计划 安徽快3开奖 上海快3开奖 快3平台 内蒙古快3开奖 江苏快3计划网 安徽快3走势